Omnino explicatio processus fabricandi chip (2/2): ab lagano ad packaging et probatio

Fabricatio uniuscuiusque producti semiconductoris centenas processus requirit, et tota vestibulum processus in octo gradus dividitur;laganum processus - oxidatio, photolithographia - engraving - tenuis pellicula depositio - connexio probatio - packaging.

Gradus V, tenuis pellicula depositio

Ut machinas microformas intra spumam efficias, necesse est continuos stratas tenuium membranarum deponere et per engraving partes excessus removere, ac etiam nonnullas materias ad varias machinas separandas addere. Singulae cellae transistoris vel memoriae gradatim per processum superius aedificatur. De "velo tenuis" hic de quo loquimur significat "velum" cum crassitudine minus quam 1 micron (µm, unum decies centena millia metri) quae ordinariis modis processui mechanicis confici non potest. Processus cinematographici ponendi continens unitates hypotheticas vel atomicas requisitas in lagano "depositio" est.

Ad structuram semiconductoris multi-strati formandam, primum opus est acervum fabricare, hoc est, alternatim ACERVUM multiplicem stratis metalli tenuis (conductivae) membranae et dielectricae (insulating) membranae in superficie lagani, et deinde excessum removere. partes per crebras etching processuum ut tres dimensivas structuram efformant. Technicae, quae ad processus depositionis adhiberi possunt, depositionis vaporum chemicorum (CVD), stratorum atomorum depositionis (ALD), et vaporum corporis depositionis (PVD), methodi utendi his artibus in aridam et humidam depositionem dividi possunt.

Depositio vapor chemicus (CVD)

In depositione vaporum chemicorum, gasorum praecursoris agunt in cubiculum reactione ad formandum tenue velum ad laganum superficiei adnexum et byproducta quae e thalamo exantlatae sunt. Depositio vaporis chemici plasma amplificatus utitur plasma ad generandum gasorum reactantium. Haec methodus reactionem temperaturae minuit, eamque aptam ad structuras sensitivas temperatus-faciens. Usura plasma etiam numerum depositionum reducere potest, saepe consequens in membrana qualitate altiore.

Depositio nuclei stratorum (ALD)

Depositio nuclei strati atomi tenues membranas format, paucas stratas atomicas ad tempus deponendo. Clavis huius methodi est gradus cycli sui iuris, qui ordine quodam peraguntur et imperium bonum conservant. Superficies lagani cum praecursore coatingit primum gradum, et dein diversi vapores cum praecursore agere introducuntur ad formandam substantiam desideratam in superficie lagani.

Depositio vapor corporis

Depositio vapor corporis, ut nomen sonat, formationem membranae per media corporis significat. Putris est depositio vaporis physici methodus, qua plasma argonis utitur ad atomos e scopo putris et in superficie lagani eas depone ut tenuem cinematographicam formam. In quibusdam casibus, pellicula deposita per technicas artes tractari et emendari potest sicut curatio scelerisque ultraviolacea (UVTP).

Gradus VI, Connexio

Conductio semiconductorum est inter conductores et non conductores (i.e. insulatores), quae nobis concedit fluxum electricitatis plene moderari. Lithographiae lagana-fundatur, etingens et depositio processus componentes ut transistores aedificare possunt, sed necesse est coniungi ut transmissio et receptio potentiarum et significationum valeant.

Metalla sunt propter connexionem propter conductivity ambitum. Metalla ad semiconductores adhibita condiciones sequentes occurrere debent:

· Minimum resistivity: Cum metalla gyrationes transire necesse sit, metalla in eis debent habere humilitatem resistentiam.

· Thermochemical stabilitas: Proprietates materiae metallicae in processu interconnexionis metallica immutata manere debent.

· High reliability: Ut ambitus technologiae integrae progreditur, etiam parvae materiae materiae metallicae coniungendi sufficientem durabilitatem habere debent.

· Vestibulum pretium: Etiam si primae tres condiciones obviae sunt, materialis sumptus nimis alta est ad necessitates productionis massae.

Processus interconnexionis maxime utitur duabus materiis, aluminio et cupro.

Aluminium Process

Aluminium processus connexionis incipit cum aluminio depositionis, photoresistae applicationis, expositionis et evolutionis, sequitur engraving ut aluminium et photoresist omnem excessum selective removeat antequam processus oxidationis ingrediatur. His gradibus perfectis, photolithographia, et depositio et processus iterantur donec connexio compleatur.

Praeter optimam conductivity, aluminium photolithographum, etch et depositum facile est. Praeterea habet humilis sumptus et bonum adhaesio ad oxydatum velum. Incommoda eius sunt quod facile exedunt et submissa parte liquescentia. Praeter aluminium ne cum siliconibus retentis et nexus difficultates causando, depositiones metallicae ad aluminium ab lagano separatum addi debent. Hoc depositum appellatur "metallum claustrum".

Aluminium circuitus depositione formantur. Postquam laganum cubiculum vacuum intrat, tenuis pellicula ab aluminio formata laganum particulis adhaerebit. Hic processus appellatur "depositio vaporis" (VD), quod includit depositionem vaporis chemici et depositio vaporis corporis.

Processus aeris connexionis

Cum processus semiconductor magis urbanus factus est et molis machinae abhorrent, nexus velocitatis et proprietatum electricum circuitus aluminii amplius non sunt adaequatae, et novi conductores qui tam magnitudine quam sumptui requisita conveniunt, requiruntur. Prima ratio aeris aluminium reponere potest, quod resistentiam inferiorem habet, quae celeritatum nexum fabrica velocius permittit. Aeris etiam certius est quia electromigrationi magis repugnat, motus metallorum cum vena per metallum fluit quam aluminium.

Sed cuprum non facile componit, difficilem ad vaporandum et removendum a superficie lagani. Ad quaestionem hanc, loco etching aeris, deponimus materias dielectricas et etch, quae ex fossis et viis ubi opus sunt exemplaria recta formant metalla, et deinde praedicta "exempla" cum cupro ad connexionem perficiendam, processum quem "damascenum" vocant, implent. .

Cum atomi aeris in dielectricam diffundere pergunt, huius velitatio decrescit et impedimentum iacum gignit, quod atomi aeris amplius diffusioni impedit. Tenuis iacuit semen aeneum in obice iacuit deinde formatum est. Hic gradus electroplatandi concedit, quod est impletio rationis altae formae cum cupro. Post impletionem, excessus aeris per politionem mechanicam chemicam metallicam amoveri potest (CMP). Post completionem cinematographicum oxydatum deponi potest, et excessus pelliculae per photolithographiam et processuum etingificationem amoveri potest. Processus supradictus iterari debet donec aeris connexio perficiatur.

Ex praemissa comparatione videri potest differentiam inter aes connexionis et aluminii connexionis, quod excessus aeris subtrahatur a metallo CMP quam engraving.

Gradus VII: Testis

Praecipua meta probationis est cognoscere an qualitas semiconductoris chipin cuidam signo occurrat, ad defectus fructus tollendos et ad fidem lapidis emendandam. Praeterea defectus fructus probatus non intrabit packaging gradus, qui sumptus et tempus conservare adiuvat. Electronic mori sorting (EDS) methodum uncta e test est.

EDS est processus qui notas electricas cuiusque spumae in statu lagani certificat et per hoc fructus semiconductoris melioratur. EDS in quinque gradus dividi potest, hoc modo;

01 Electrical parametri magna (EPM)

Primus gradus est EPM in semiconductore chip temptantis. Hic gradus singulas fabricas (including transistores, capacitores, et diodes) requisita est ad semiconductorem circuitus integratos, ut eorum parametri electrica signa occurrant. Praecipuum munus EPM est praebere notas notas electricas mensuratas, quae adhibebuntur ad emendandam processuum efficientiam semiconductoris et producti perficiendi (non ut defectus fructus deprehendas).

02 laganum Test

Ratus defectus semiconductoris ex duobus venit aspectibus, nempe defectibus faciendis (superiore in praematuro) et certe defectuum in tota vita currendi. Canus laganum experimentum significat probare laganum sub quadam temperatura et AC/DC intentione ad cognoscendum fructus qui defectus in praematuro habent, hoc est, ut emendare fidem ultimi producti inveniendo potentias defectus.

03 Detection

Post experimentum senescentem perfectum chip semiconductorem cum card specillo coniungi debet, et tunc temperatura, celeritas et motus probationes in lagano perfici possunt ad functiones semiconductores pertinentes comprobandas. Vide quaeso tabulam pro descriptione gradus testium specificorum.

04 Repair

Reparatio est gravissima probatio gradus, quia quaedam xxxiii deficiens reparari possunt per partes problematicas reponendo.

05 Dotting

Abutationes quae testium electricae fefellerunt in gradibus praecedentibus digessi sunt, sed adhuc opus est ut ea notatu distinguantur. Praeteritis, opus est astulas defectivas cum speciali atramento notare, ut cum nudo oculo identificari possent, nunc ratio automatice ea ordinat secundum valorem notitiae probatae.

Gradus VIII: Packaging

Post plures processus superiores, laganum quadrangulum aequae magnitudinis formabit (etiam "astulas singulas"). Proximum est facere, ut singula astulas secando consequantur. Novae astulae incisae valde fragiles sunt et signa electrica commutare non possunt, quare separatim discursum esse debent. Hic processus est packaging, quod includit testam tutelam extra dorsum semiconductorem formatam et permittens eos cum foris electrica signa commutare. Tota processus fasciculi in quinque gradus dividitur, scilicet laganum secandum, unum chip affectum, connexionem, corona et packaging probatio.

01 laganum serratum

Ut innumeras astulas ex lagano dense dispositas incidant, oportet primum dorsum lagani "tere" diligenter, donec eius crassitudo necessitati processui fasciculi occurrat. Post molere possumus per lineam scribae in lagano secare donec semiconductor spumae separet.

Tria genera lagani secandi technologiam: secans ferrum, secans laser, et plasma secans. Ferrum aleae usus est lamina adamantis ut laganum secare, quae prona est ad frictionem caloris et obruta et sic laganum laedas. Laser aleam altiorem praecisionem habet et lagana cum tenui crassitudine vel parva linea scribae facile pertractare potest. Plasma alearum principio plasma etching utitur, ita etiam haec technologia applicabilis est etiam si linea spatii scribae valde parva est.

02 Una lagana adscriptione

Postquam omnia astulae ab lagano separata sunt, opus est singula astulas (laganas singulas) substrata (plumbe plumbea) apponere. Munus subiecti est, ut semiconductoris chippis tueatur et ut signa electrica cum circuitibus externis commutare possit. Liquida vel solida taenia adhaesiva ad astulas apponenda adhiberi possunt.

03 Connexio

Postquam spumam ad subiectum adnectimus, etiam duorum punctorum contactum coniungere necesse est ut signum electricae commutationis consequantur. Duae connexionis modi sunt qui hoc gradu adhiberi possunt: ​​filum compages utens filis metallicis tenuibus et globulus globulus compages utens sphaericis aurum vel stipitibus stannum. Coniunctio filum traditum est methodus, et technologiae flip compages technologiae semiconductorem accelerare potest.

04 CUMATIUM

Peracta connexione chip semiconductoris, processus coronae sarcinam extrinsecus chippis addere necesse est, ut semiconductorem ambientis integratum ab externis conditionibus ut caliditas et humiditas tueatur. Postquam forma involucrum opus est, necesse est ut chip semiconductor et epoxy corona composita (EMC) in formam redigantur et obsignentur. Sigillum signatum est forma ultima.

05 Packaging Test

Abutationis quae iam ultimam formam habuerunt, etiam finalis defectus experimentum praeterire debent. Omnes perfecti semiconductoris chippis quae in tentationem ultimam ingrediuntur, semiconductor astulae finiuntur. In instrumento experimenti collocabuntur et condiciones varias ponebunt ut voltage, caliditas et humiditas pro electricae, functionis et velocitatis probationes. Eventus harum probationum adhiberi possunt ad defectus inveniendos et ad efficientiam productorum meliorandam et ad efficientiam producendam.

Evolutionis packaging technology

Sicut chips magnitudine decrescit et perficiendi requisita auget, packaging multas innovationes technologicas his paucis annis pertulit. Quaedam futurae technologiae technologiae pacandae et solutiones includunt usum depositionis pro processibus traditis retro-nis, sicut laganum-gradum (WLP), bumping processuum et iacum partitionis (RDL) technologiarum, necnon engraving et technologiarum purgatio ante-finem. laganum vestibulum.

Quid est sarcina provectus?

Traditional packaging requirit unumquodque spumam ex lagano secandam et in forma positam. Wafer-gradus packaging (WLP) est genus technologiae provectae packaging, quod ad laganum adhuc in lagano directe packaging. Processus WLP est ad sarcinam ac primum temptare, ac deinde omnia bracchiata ab lagano uno tempore separare. Cum traditional packaging, utilitas WLP sumptus productionis inferior est.

Provecta sarcina dividi potest in 2D packaging, 2.5D packaging, 3D packaging.

Minor 2D packaging

Ut ante dictum est, principale propositum processus fasciculi includit signum semiconductoris chip mittens ad extra, et labeculae in lagano formatae puncta contactus sunt ad signa input/output mittenda. Hae labeculae in ventilabrum et ventilabrum dividuntur. Illa ventilabrum in medio spumae est, haec ventilabrum ultra chip range. Input/output signum I/O (input/output) vocamus et numerus input/output "I/O computator" appellatur. I/O computatio magni momenti est fundamentum ad modum packaging determinandum. Si I/O comes humilis est, ventilabrum in packaging adhibetur. Cum magnitudo chip post packaging non multum mutat, hic processus etiam appellatur fasciculus chip-scalarum (CSP) vel laganum fasciculum-scale packaging (WLCSP). Si I/O comes altus est, ventilabrum fasciculum plerumque adhiberi solet, et partitiones laminis (RDLs) requiruntur praeter labefecit ut signum fudisset. Hoc est "laganum-planum de laganum packaging (FOWLP)."

2.5D packaging

2.5D technologiae packaging, duo vel plura genera xxxiii in unam sarcinam conicere possunt, dum permittens signa lateraliter fusa, quae magnitudinem et observantiam sarcinae augere possunt. Maxime latissime usus 2.5D methodus fasciculi est memoriae et astulae logicae in unum sarcinam ponere per interpositum siliconis. 2.5D pacamentum nuclei technologiae requirit ut per vias silicon-TSVs), labeculas micro, picem RDLs.

3D packaging

3D technologiae packaging, duo vel plura genera xxxiii in unam sarcinam ponere possunt, dum permittens signa directe fusi. Haec technologia aptum est minoribus et superioribus I/O semiconductorem comitem astularum. TSV pro astularum magnis I/O comitibus adhiberi potest, et compages filum pro astularum humilibus comitibus I/O adhiberi potest, ac demum signum systematis in quo xxxiii verticaliter ordinantur. Core technologiae quae ad 3D fasciculum requiruntur TSV et parvarum technologiarum bump.

Hactenus octo gradus semiconductoris producti fabricandi " laganum processus - oxidationis - photolithographiae - etching - tenuis depositionis cinematographicae - connexionis - probatio - packaging" plene introductae sunt. Ab "arena" ad "eu" technologia semiconductoria veram versionem "convertendi lapides in aurum" faciendo.

VeTek Semiconductor est professionalis Seres fabrica ofTantalum Carbide Coating, Pii Carbide Coating, Specialis Graphite, Pii Carbide CeramicsetAlia Semiconductor Ceramics. VeTek Semiconductor committitur ut solutiones provectae pro variis products SiC Wafer pro semiconductori industria committatur.

Si interesse in productis supradictis, placet liberum contactus nos directe.  

Mob: +86-180 6922 0752

WhatsAPP: +86 180 6922 0752

Inscriptio: anny@veteksemi.com